為提昇IC設計人才專業與實作能力，經濟部工業局委託國家晶片系統設計中心規劃「數位IC設計能力鑑定」，「IC佈局設計能力鑑定」

於今年首度招考，是全台灣第一套IC設計的能力鑑定，由國內IC設計專家共同研發命題，測驗內容符合業界所需，能準確評量出IC設計能力。

敬請鼓勵實驗室學生踴躍報名本次鑑定考試，學生5人以上團報主辦單位將給予五折優惠。

目前已有多家知名IC設計公司採用此證照作為新鮮人面試參考：聯發科、創意電子、致新科技、聯陽科技、凌陽科技、智原科技....等

敬請鼓勵貴系學生踴躍報考數位IC設計能力鑑定證照！

測驗對象：

n  大專以上在學學生

n  業界人士（已經或想要從事IC設計相關產業之工程師）

  l   數位IC設計能力鑑定

1. 鑑定日期：2013/10/19
2. 報名日期：2013/09/01-9/15
3. 考試地點：新竹、台南
4. 考試內容：
   • 學科筆試：選擇題
   •  術科實作：基礎題與進階題
5. 可應用職務：數位IC設計工程師
6. 考試費用：學科筆試與術科實作合報2000元（推廣期間業界人士八折優惠，學生六折優惠，可單獨報考學科筆試。

7. 科目	鑑定內容
   學科筆試	以數位電路邏輯設計概念(包含大專院校教科書之Digital System, Logic Design, Logic Synthesis and Verification, VLSI Testing…等)、Verilog語法以及數位IC設計EDA工具流程為主；內容包含:  1. Logic design  2. Verilog coding  3. Logic Synthesis  4. Logic Verification  5.Testing  6.Power & Timing Analysis
   術科實作	由主辦單位提供指定題目、設計規格、設計方塊圖及相對應之測試向量，考生在考試時間內利用標準元件數位電路設計方式完成符合規格之晶片設計。 術科實作評分之4個主要項目為： (A)Verilog coding須符合題目所要求之功能規格 (B)Verilog coding須通過主辦單位所提供之nLint rule檢查 (C)邏輯合成後之gate-level simulation驗證完全無誤 (D)電路合成軟體時序分析驗證須符合題目所要求之規格

    

 詳細資訊將公告於能力鑑定網站http://www.cic.org.tw/ICDESIGN